逻辑设计工程师

1.3-2万

北京应届毕业生硕士

HR

HR

招聘经理威盛电子

职位描述

【Responsibilities】 1.LogicdesignandverificationforSOC/FPGA; 2.SimulationandSystemdebugging; 3.FPGA/ASICflowforsynthesis,timinganalysisandrelateddebugging. 【Requirements】 1.MSinMicroelectronic,ElectronicEngineering,ComputerScienceorrelated; 2.Knowledgeofdi

面试评价

该职位近两个月内未收到过面试评价

简历处理数据
  • 简历查看一般平均查看率50%
  • 简历处理很弱平均处理率0%
  • 最近查看简历七天前
工商信息

职位推荐

面试评价

公司地址

  1. 暂无
  2. 暂无
  3. 暂无